博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
实验五 含有控制信号的计数器VHDL设计
阅读量:5843 次
发布时间:2019-06-18

本文共 2376 字,大约阅读时间需要 7 分钟。

一、实验目的

学习计数器的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。

二、实验仪器与器材

计算机1台,GW48-PK2S实验箱1台,Quartus6.0 1套。

三、实验

1. 基本命题

Quartus上设计一个含计数使能、异步复位和计数值并行预置功能的4位加法计数器,并进行编辑、编译、综合、适配、仿真,给出其所有信号的时序仿真波形。

1)        实验原理

由数电知识可知,4位加法计数器由clk时钟,rst置位,en使能,cq输出,cout进位输出构成。

2)        程序设计

 

3)        编译仿真波形

1   4位加法计数器波形

从图1分析可知,在每一个时钟上身沿到来的时候,4位加法计数器计数值加1(图中1),最大计数值为15,并进行进位输出(图中2);当rst为高电平时,输出清零。

2. 扩展命题

在上述设计基础上,设计具有同步复位和计数值并行预置功能的8位加法计数器。并进行编辑、编译、综合、适配、仿真,给出其所有信号的时序仿真波形。

1)        实验原理

由原来的设计的两个4位加法计数器件组成一个8位加法计数器U0。设有两个4位加法计数器U1U2。我们规定U1U0的低位,U2U0的高位。将U1的进位输出cout连接到U2的时钟输入clkU1U2rst连接在一起作为总置位端brsten也连接在一起,作为总使能端benU2的进位输出cout作为总进位输出bcout

2)        程序设计

3)        编译仿真波形

             图2.1   8位加法计数器从0计数到26

2.2   8位加法计数器从26计数到50

8位加法计数器可以计数到196,但是后面的计数运行正常且与前面相似,不再截图。

4)        分析结果

从图中可以看出,实验的结果与预期相符。

 

 

四、实验设计思路

5-1是一含计数使能、异步复位和计数值并行预置功能的4位加法计数器。如图所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;D[30]4位数据输入端。当ENA为‘1时,多路选择器将加1器的输出值加载于锁存器的数据端;当ENA为‘0时将“0000加载于锁存器。

附图5-1  4位加法计数器的RTL电路图

设计提示:

若目标器件是EP1C6Q240C8,建议选实验电路模式5,用键8PIO7)控制RST;用键7PIO6)控制ENA;计数溢出COUT接发光管D8PIO15);输出Y是计数输出,接数码1PIO19-PIO16,低位靠右);时钟CLKclock0,通过跳线选择4Hz信号。引脚锁定后进行编译、下载和硬件测试实验。

五、实验思考题

1)是否可以不定义信号 CQI,而直接用输出端口信号完成加法运算,即 OUTY <= OUTY + 1   为什么?

假设可行,将cnt4中的实验程序修改为直接使用输出端口信号完成加法运算,如图3所示。经分析,程序中的输出cq是不可读的,另外,如果没有一个变量来保存程序的计数值,那么程序就相当于一个组合逻辑电路,不具备计数的功能。

 

3直接使用输出端口信号完成加法运算

 

六、问题的总结

 1Cnt4中的不准确的进位输出,导致cnt8中的计数出错。 

之前在cnt4判断进位的输出的语句如图所示。该语句检测当计数值为15的时候,就进行输出。当4位加法计数器的数量为一个的时候,可以正常工作。但是复用cnt4的时候,发现8位加法计数器cnt8的计数出现了如图4的错误。经分析,在cnt8中时,当低位cnt4的计数值为15,同时输出一个进位信号到高位cnt4,照成高位cnt4多计数了一次。由于在下一个时钟到来的时候,低位的cnt4才重新从0开始计数,因此会产生仿真结果与预期不符。只要我们将程序修改为如下方程序块1所示。

进位输出语句

3 Cnt8计数输出不准确

LIBRARYieee;

USEieee.std_logic_1164.ALL;

USEieee.std_logic_unsigned.ALL;

ENTITY cnt4 IS

PORT(clk, rst, en :INstd_logic;        --clk时钟,rst置位,en使能

cq :OUTstd_logic_vector(3DOWNTO0);--cq输出

cout :OUTstd_logic);                 --cout进位输出

END cnt4;

ARCHITECTURE behave OF cnt4 IS

BEGIN

    PROCESS(clk,rst,en)

       VARIABLE cqi :std_logic_vector(3DOWNTO0);

       BEGIN

           IF rst = '1THEN  cqi :=(OTHERS=>'0');-- 计算机异步复位

           ELSIF clk='1and clk'eventTHEN        -- 检测时钟上升沿

              IF en='1THEN                        -- 检测是否允许计数(同步使能)

                  IF cqi <15  THEN  cqi := cqi +1;  -- 允许计数,检测是否小于15

                  ELSE cqi :=(OTHERS=>'0');      -- 大于15,计数值清零

                  ENDIF;

              ENDIF;

           ENDIF;

         IF cqi =15THEN

           IF clk='1and clk'eventTHEN 

              cout <= '1';                         -- 计数大于15,输出进位信号

           ENDIF;

           ELSE cout <='0';

         ENDIF;

         cq <= cqi;                                   -- 将计数值送往输出端口

ENDPROCESS;

END behave;

 

代码块修改后的cnt4代码

本文转自陈哈哈博客园博客,原文链接http://www.cnblogs.com/kissazi2/p/3175462.html如需转载请自行联系原作者

kissazi2

你可能感兴趣的文章
MongoDB 3.2 版本说明(Release Notes for MongoDB 3.2)
查看>>
SCOM 2007 R2安装部署各组件支持的操作系统详细列表
查看>>
华三H3C官方模拟器HCL从入门到精通视频教程(9课时)
查看>>
笔记:AIX系统/var/adm/wtmp大文件处理
查看>>
Dynamic ARP Inspection(DAI)工作原理及测试
查看>>
mysql语法总结和练习
查看>>
tomcat性能优化
查看>>
OpenCV基于傅里叶变换进行文本的旋转校正
查看>>
谁分配、谁释放的原则需要goto
查看>>
C#中字符串的内存分配与驻留池
查看>>
PIX防火墙配置DHCP
查看>>
Zabbix 监控IIS性能实例讲解
查看>>
Centreon 安装部署指南
查看>>
利用ADMT进行Exchange跨域迁移之三:迁移Exchange用户邮箱
查看>>
tomcat + memcached session manager共享session
查看>>
linux中生成考核用的NTFS文件系统(历史版本)
查看>>
Android应用程序组件Content Provider的启动过程源代码分析(1)
查看>>
单台机器部署zookeeper伪集群
查看>>
项目管理修炼之道之规划项目
查看>>
【翻译】在Ext JS应用程序中使用自定义图标
查看>>